由于并聯(lián)電抗器在試驗(yàn)回路中以感性負(fù)載呈現(xiàn)改革創新，因此需要在試驗(yàn)回路中增加大量的容性負(fù)載來補(bǔ)償無功最新，根據(jù)感應(yīng)電壓試驗(yàn)要求，試驗(yàn)的電壓要達(dá)到1.8Ur／√3自行開發，由于并聯(lián)電抗器在設(shè)計(jì)中間隙鐵芯的伏安特性在鐵磁材料飽和與非飽和狀態(tài)下存在拐點(diǎn)模樣，根據(jù)法拉第電磁感應(yīng)原理，感應(yīng)電動(dòng)勢(shì)為： 
E=4.44fNφ 
式中．E——感應(yīng)電動(dòng)勢(shì) 
f——頻率 
N一繞組匝數(shù) 
φ一磁通量 
從上式可以看出處理方法，當(dāng)感應(yīng)電動(dòng)勢(shì)增加時(shí)數據顯示，欲保持磁通密度不變，在匝數(shù)一定的情況下服務，就必須相應(yīng)提高試驗(yàn)頻率實現，因此并聯(lián)電抗器感應(yīng)電壓試驗(yàn)時(shí)，試驗(yàn)電源的頻率一般為150Hz~200Hz為宜舉行。 
并聯(lián)電抗器的感應(yīng)電壓試驗(yàn)在高電壓下需要很大的無功功率，必須要有額定容量足夠的電源，根據(jù)GB1094.3-2018《電力變壓器第3部分：絕緣水平習慣、絕緣試驗(yàn)和外絕緣空氣間隙》中關(guān)于帶有局部放電測(cè)量的感應(yīng)電壓試驗(yàn)(IVPD)的規(guī)定記得牢，試驗(yàn)電壓施加于電抗器繞組兩端，在不大于0.4×UI／√3的電壓下接通電源適應性，升高電壓至0.4×UI／√3迎難而上，進(jìn)行背景局放量的測(cè)量，再升至1.2×UI／√3激發創作，保持至少1分鐘以進(jìn)行穩(wěn)定的局放測(cè)量更高效，然后升至測(cè)量電壓1.58Ur／√3，保持至少5min以進(jìn)行穩(wěn)定的局放測(cè)量探索，再升至增強(qiáng)電壓1.8Ur／√3，保持時(shí)間按下述： 
(1)當(dāng)試驗(yàn)頻率等于或小于2倍額定頻率：Imin。 
(2)當(dāng)試驗(yàn)頻率超過兩倍額定電壓頻率時(shí)：120×額定頻率/試驗(yàn)頻率（s），不少于15s堅持先行。 
增強(qiáng)電壓保持之后立刻不間斷地將電壓降至測(cè)量電壓保持1h并進(jìn)行局放量測(cè)量相結合，完畢后，降低電壓至1.2×UI／√3影響，保持1min并進(jìn)行穩(wěn)定的局放測(cè)量，然后降至0.4×UI／√3競爭力，再次進(jìn)行背景局放量的測(cè)量製高點項目，最后，將電壓降至0.4×UI／√3的電壓下的過程中，切斷電源物聯與互聯。 
試驗(yàn)持續(xù)時(shí)間如圖1所示。 

在施加試驗(yàn)電壓的1h期間範圍和領域，每隔5min監(jiān)測(cè)并記錄放電量取得了一定進展，高壓側(cè)放電量的連續(xù)水平不大于100pC，且過程中局放水平的增量不大于50pC。